Méthode de conception des systèmes intégrés multi-physique et continues-discrets

De nombreux dispositifs existants et futurs sont et seront composés de plusieurs modules hétérogènes, grâce aux progrès en matière de miniaturisation, d’intégration et de micro-fabrication. Ces dispositifs représentent les modules qui peuvent interagir avec le monde physique et sont composés généralement des modules multi-physiques (capteurs), analogiques (interfaçage) et numériques (traitement de données). Ces systèmes présentent un énorme défi de conception et un cycle très long de mise sur le marché. Afin de dépasser les défis de conception, ce type de système complexe a besoin de nouveaux outils et techniques d’analyses afin d’accélérer et d’automatiser le processus de conception.Dans cette thèse, on répond à cette problématique en proposant un nouveau flot de conception de systèmes analogiques et hétérogènes (multi-physiques et continus-discrets). Le flot est basé sur un outil du laboratoire CNRS-INL, et suit une méthode hiérarchique qui permet une évaluation systématique des compromis de performance lors de la conception des systèmes hétérogènes. La méthode s’appuie sur la caractérisation des courbes de compromis (Fronts de Pareto) comme abstraction appropriée pour le comportement d’un bloc. A partir des spécifications système, nous avons utilisé le front de Pareto du système afin de déterminer les contraintes de chaque bloc.Dans le but d’accélérer le processus d’optimisation des systèmes et des blocs, nous avons utilisé un outil de simulation rapide (Tactyle) capable de conserver la précision de la simulation. Ceci a permis d’avoir un environnement de modélisation homogène pour des systèmes de nature hétérogène d’une part, et d’éviter l’incompatibilité entre les outils de modélisation et de simulation d’autre part. Nous avons intégré dans le flot une méthode d’accélération de conception des blocs analogiques s’appuyant sur un nouvel outil innovant à base de graphes (ID-Xplore). Cet outil permet une exploration rapide de l’espace de performance des circuits analogiques. L’exploration rapide permet ainsi d’éviter l’effort computationnel requis par l’optimisation numérique classique.Le flot complet de conception a été validé sur un modèle d’accéléromètre à un axe sur3 niveaux de conception, ainsi que sur un circuit analogique d’interface (AFE) reconfigurable impliquant l’optimisation par le biais de paramètres discrets.